# \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention]

Objects of the Invention

(Field of the Invention)

This invention relates to the test method of semiconductor integrated circuit equipment which can perform easily the performance test of the semiconductor integrated circuit equipment which carries out high-speed operation.

(Prior art)

There is some semiconductor integrated circuit equipment (IC) which operates in a 2GHz - about 3GHz RF field. When performing the performance test of such an IC, at the former, the measuring device which operates at high speed than IC examined is prepared, and the usual method examines directly using this measuring device.

However, when developing IC which operates by the higher frequency domain (for example, when the measuring device which operates at high speed is constituted from what [existing and required IC is developed), the measuring device which can examine such an IC does not exist really. Moreover, there is un-arranging -- measurement with next to impossible such a measuring device measuring correctly very at an expensive price, though the high-speed measuring device exists takes a long time extremely. For this reason, there is a limitation in measuring high-speed IC directly.

(Trouble which invention tends to solve)

In performing the performance test of such high-speed semiconductor integrated circuit equipment directly using a measuring device, there are various restrictions, and there is a problem that this cannot be performed easily, in the former.

This invention is made in consideration of the above situations, and the purpose is in offering the test method of semiconductor integrated circuit equipment which can perform comparatively easily the reformance test of high-speed semiconductor integrated circuit equipment not using an expensive measuring device.

[Elements of the Invention]

(The means and operation for solving a trouble)

The test method of the semiconductor integrated circuit equipment of this invention operates semiconductor integrated circuit equipment rather than an actual speed at a low speed, performs a performance test, makes it operate only about what the test result at this time satisfies at high speed, and is made to perform the whole quality judging by checking operation of the circuit for a high-speed operation check established in the integrated circuit device on the occasion of this high-speed examination.

And it is made to use a ring oscillator circuit and the inverter chain circuit which consisted of inverters by which multi-stage connection was made as a circuit for a high-speed operation check. Since frequency fully serves as a low signal from a frequency of operation, these output signals can fully be measured by a certain measuring device now.

(Example)

Hereafter, one example of this invention is explained with reference to a drawing. In case the test method of this invention performs the performance test of IC which operates in a 2GHz about 3GHz RF field, it is first operated on about frequency later enough than the usual working speed, for example, 1MHz, and performs the functional check at this time by the measuring device of the low speed which exists from the former. And it is made to operate in the 2GHz - about 3GHz usual RF field only about what was judged to be an excellent article by this low-speed examination. About IC in which this performance test is performed here, beforehand, as shown in the pattern plan of a  $\underline{view}$  1, apart from the circuit of a main part, the circuit 10 for a high-speed operation check is formed in the free space of IC chip. The inverter chain circuit from which multi-stage connection was made and which two or more inverters 20 consisted of as this circuit 10 for a high-speed operation check as shown, for example in the circuit diagram of a  $\underline{view}$  2, the ring oscillator circuit the tail end output of two or more inverters 30 by which multi-stage connection was made as shown in the circuit diagram of a  $\underline{view}$  3 was made to return to the first rank are used. When an inverter chain circuit is used as this circuit 10 for a high-speed operation check, signal supply to this circuit is performed from the electrode pad 11 in the 1st view , and a signal output is performed from the electrode pad 12.

And in the case of the high-speed examination after the above-mentioned low-speed examination, performance tests, such as a property check of this circuit 10 for a high-speed operation check, are performed.

# (19)日本国特許广(JP)

#### 許 公 報(B2) (12) 特

(11)特許出職公告番号 特公平8-4104

(24) (44)公告日 平成8年(1996) 1月17日

| 線別紀号 庁内整理番号                | F I                                                                  | 技術表示箇所                                |  |
|----------------------------|----------------------------------------------------------------------|---------------------------------------|--|
| F 7514-4M                  |                                                                      |                                       |  |
|                            |                                                                      |                                       |  |
| H01L 21/822                |                                                                      |                                       |  |
|                            | H01L                                                                 | 27/ 04 T                              |  |
|                            | GOIR                                                                 | 31/ 28 Z                              |  |
|                            |                                                                      | 発明の数1(全 3 頁) 緑鉄質に続く                   |  |
| <b>仲順</b> 用62-7843         | (71) 出職人                                                             | 989999099                             |  |
|                            |                                                                      | 株式会社東芝                                |  |
| (22)出順日 昭和62年(1987) 1 月16日 | ì                                                                    | 神奈川県川崎市幸区堀川町72番地                      |  |
|                            | (72)発明者                                                              | 岩▲筒▼ 博                                |  |
| 特開明63-177437               |                                                                      | 神奈川県川崎市幸区小向東芝町 1 番地 株                 |  |
| (43)公開日 昭和83年(1988) 7月21日  | 1                                                                    | 式会社東芝多摩川工場内                           |  |
|                            | (74)代理人                                                              | 弁理士 鈴江 武彦 (外2名)                       |  |
| <b>审刊会号</b> 平5→16596       | <b>帯</b> れの食                                                         | <b>高</b> 体                            |  |
|                            | 物包長                                                                  | 松村 貞男                                 |  |
|                            | 物物的                                                                  | 相田 義明                                 |  |
|                            | #17S                                                                 | 跌川 零事                                 |  |
|                            | (58) 参考文章                                                            | * 特膚 昭63-155786 (JP, A)               |  |
|                            | 特觀研62-7843<br>昭和62年(1987) 1月16日<br>特質研63-177437<br>昭和63年(1989) 7月21日 | # # # # # # # # # # # # # # # # # # # |  |

# (54) 【発明の名称】 半導体集権回路整備の試験方法

# 【特許請求の範囲】

【請求項1】チップの空きスペースに、適列接続された 複数個のインパータからなる高速動作確認用回路を本体 回路と同一の製造条件の下で形成し、予め上記本体回路 の実際の動作速度と上記高速動作確認用回路内のインパ ータにおける選延時間との相関を求めておき、動作試験 を行なう場合に、上記本体回路を実際の動作速度よりも 低速で動作させて試験を行ない、この低速動作試験結果 が満足するものについてのみ上記高速動作確認用回路を ータにおける遅延時間を測定し、この測定値から上記相 関関係に基づいて息否判定を行うようにしたことを特徴 とする半導体集積回路装置の試験方法。

【請求項2】前記高速動作應該用回路がリング発援回路 である特許請求の範囲第1項に記載の半導体集積回路装

置の試験方法。 【請求項3】前記高速動作確認用回路がインパータチェ →ン同路である特許請求の顧問第1項に記載の半導体集 種间路装置の試験方法。

【請求項4】前記高速動作確認用囲路内のインパータに おける選延時間の測定は、この高速動作確認用回路の出 力信号が取出される電極パッドにプローブカードを直接 に接触させて行われる特許請求の範囲第1項に記載の半 導体集積回路装置の試験方法。

上記本体回路の実際の動作速度で動作させて上記インパ 10 【請求項5】前記高速動作確認用回路内のインパータに おける遅延時間の測定は、半導体集積回路装置が外囲器 に収納された後に、高速動作確認用回路の出力信号が取 出される電極パッドと接続された外部端子を介して行わ れる特許請求の簡用第1項に記載の半導体集積回路装置 の試験方法。

2

(2)

特公平8-4104

# 【発明の詳細な説明】

## [発明の目的]

(産業上の利用分野)

この発明は、高速動作する半導体集積回路装置の動作 試験を容易に行なうことができる半導体集積回路装置の 試験方法に関する。

3

# (従来の技術)

半導体集復回路装置 (IC) の中には例えば25%~36% 程度の高周波環域で動作するものがある。このようなIC の動作試験を行なう場合、炎米では、試験されるICより も高速に動作する制定装置を用意し、この測定装置を用 いて直接に試験を行なうのが選索の方法である。

ところが、より高い周波要領域で動作するICを開発するような場合、例えば、現存するものよりも高速で動作する測定装置を構成する上で必要なICを開発する場合、つめる方にを試験する上で必要なICを開発する場合は実在していない。また、仮に高速の測定装置が存在していたとしても、このような別定装置は非常に高価であり、かつ正確に関定する、その不審合かある。このため、高速ICの測定を直接行なうことには限界がある。

#### (発明が解決しようとする問題点)

このような高速の半導体集積回路装置の動作試験を観 定装置を用いて直接行なう場合には種々の制約があり、 従来ではこれを簡単に行なうことができないという問題 がある。

この発明は上配のような事情を考慮してなされたもの であり、その目的は、高速の半導体集積回路装置の動作 試験を高値な確定装置を用いず、比較的簡単に行なうこ とができる半導体集積回路装置の試験方法を提供するこ とまる。

# [発明の横成]

#### (問題点を解決するための手段と作用)

この見明の半導体集積関係装置の試験方法は、半導体 集積回路装置を実際の速度よりも低速で影作させて動作 試験を行ない、このときの試験結果が満足するものについてのみ高速で動作させ、この高速試験の際に集積回路 装置に設けられた清理動作機能用回路の動作を確認する ととにより全体の自来制限か存在かようにしている。

しかも高速動作・電器用回路としてリング発振回路や、 多段接続されたインパータで構成されたインパータチェ ーン回路を用いるようにしている。これらの出力信号は 動作周波数よりも十分に周波数が低い信号となるので、 現在ある関定装置で十分に関定が可能である。

### (実施例)

以下、図面を参照してこの発明の一実施例を説明する。

この鳥明の紋輪方法は、例えば20kx-30k2程度の高周 痰質項で助作する1にの動作は軌を行なうに当り、まず通 常の動作速度よりも十分に遅い雨波炎、例えば18kkを 50 た外部場子を介して行なうことができる。

で動作させ、このときの機能確認を従来から存在してい る低潮の測定装置で行かう。そして、この低潮試験で息 品と判断されたものについてのみ、通常の2GHz~3GHz程 産の高層被倒壊で動作させる。ここでこの動作試験が行 われるICについては予め、第1図のパターン平面図に示 すように、ICチップの空きスペースに本体回路とは別に 高液動作確認用回路10を形成しておく。この高速動作確 認用回路10としては、例えば第2図の回路図に示すよう に複数のインパータ20が多段接続されて機成されたイン 10 パータチェーン回路や、第3図の回路図に示すように多 段接続された複数のインパータ30の終段出力を初段に帰 **還するようにしたリング発銀回路などが使用される。こ** の高速動作機器用同路19としてインパータチェーン同路 が使用される場合、この回路に対する個号供給は第1図 中の電板パッド1)から行われ、信号出力は電極パッド12 から行われる。

そして、上配伝送起映の後の高速試験の際にはこの高 虚動作職隊用回路10の特性確認等の動作試験が行われ る。インバータチェーン回路やリング程限回路などの点 10 塩動作職部用回路10は、インバータ1 段当りの動作速度 が高速でも全体で見ればその動作速度は遅くなる。例え ばインパータを100段を終すれば、パッド12からの出力 借号はパッド11かちの入力借号の1/100となり、この場 合にも高速動作確認用回路10の動作側定を従来から存在 している低速の制定確定で行なうことができる。

ここで予め測定を行なうICチップ内の本体回路の実際 の動作液度工と、上記高速動作確認用回路10のインパー タ1段当りの運延時間tdとの相関を第4図に示すように 求めておき、実際に測定された億からそのICの良否判定 を行なう。すなわち、高速試験の際に測定されたインバ ータ1段当りの遅延時間HがそのICのある動作業度TOに 関するインパータ1段当りの遅延時間の最低値tdlと最 高値tdhとの範囲内にあれば、この高速動作確認用回路1 0の特性は正常である。このとき、高速動作確認用回路1 0以外の回路の特性も正常であると見なすことができ る。これは試験される半導体集積回路装置の製造歩留ま りが十分に確保されているということが前提であり、こ れが満足されているならば、高強動作機成用同路と本体 回路とは同一の製造条件(回路定数等)で製造されてお り、その一部回路である高速動作確認用回路が高速動作 試験をパスするならば同一の製造条件で製造された同一 集着同路装置内の本体回路についても同じように高速動 作試験をパスするはずであるという考え方に基づいてい る。従って、上記最低値tdlをICの良否判定基準として 識別することが可能である。

なお、上記高速試験はICがウェハ状態のときには電板 パッド12に側定装置のプローブカードを頂接に接触させ て行なうことができ、またウェハから各ICチップに分割 されて外囲器に収射された後でも電板パッドと接続され た外部端子を介して行なうことができる。

第1図はこの発明の方法で用いられるICのパターン平面

図、第2回及び第3回はそれぞれ上記IC上の一部の回路

を示す同略図、第4回は上記実施例を説明するための相

(3)

特公平8-4104


「発明の効果]

以上説明したようにこの発明によれば、高速の半導体 集積回路装置の動作試験を高価な測定装置を用いず、比 較的簡単に行なうことができる半導体集積回路装置の試 験方法を提供することができる。

関閉である。

10……高速動作確認用回路、11,12……電極パッド。

【図面の簡単な説明】



フロントページの続き

(51) Int. C1. 6 HO1L 27/04 驗別配号

技術表示箇所